RTL/數位電路的設計、綜合,以及模擬與驗證。
SOC 安全 IP、DDR IP、Ethernet IP 的整合與設計驗證/FPGA 模擬。
FPGA 的綜合與驗證。
SOC 架構開發與整合,以及演算法實作。
高速 SerDes IO 的設計與驗證。
熟悉完整的 ASIC 設計流程、UPF,以及相關 EDA 工具(DCG 綜合、at-speed scan 插入、先進記憶體 BIST 插入與 STA)。
具備 ASIC/FPGA 整合經驗,包括 ARM CPU 架構、AXI/APB 匯流排協定、Clock/Reset 架構,以及 Xilinx FPGA/HAPS 實作。
熟悉以下其中一項領域:
(1) Ethernet 10M/100M/1G 以上 MAC/PHY 設計經驗。
(2) DDR4/DDR5/LPDDR5/HBM 等高速記憶體介面 IP 的設計與實作經驗。
(3) Security(AES、PQC)IP 設計,以及與記憶體介面整合的經驗。
(4) USB/PCIe Host IP 的設計與實作經驗。
具備 SOC DFT 與低功耗實作經驗者尤佳。
Expatriate
No business trip required
Working Hours
Day Shift
Remote Work
On-site
Job Location
新竹
Holiday
Complies with Labor Standards Act
Onboard Day
Based on interview
Number of Vacancies
1 person
Stock and Bonus
None
Experience Required
5-10 years
Education Required
University / Bachelor degree or equivalent
Language Required
Additional Salary Information
固定或變動薪資因個人資歷或績效而異
建立資訊系統組織,為組織賦能數位職能,導入敏捷的組織能力,提升組織正向影響力 1.策略:數位賦能策略的訂定與執行 2.組織:專業人才的招募與培育 3.系統:資訊系統管理與維運並提升服務品質 4.資安:資安能力的優化...
【職位】新竹以北地區 儲備店經理 【薪資】37K~50K起 ※面試後,依據管理經驗值酌予調升...