RTL/數位電路的設計、綜合,以及模擬與驗證。
SOC 安全 IP、DDR IP、Ethernet IP 的整合與設計驗證/FPGA 模擬。
FPGA 的綜合與驗證。
SOC 架構開發與整合,以及演算法實作。
高速 SerDes IO 的設計與驗證。
熟悉完整的 ASIC 設計流程、UPF,以及相關 EDA 工具(DCG 綜合、at-speed scan 插入、先進記憶體 BIST 插入與 STA)。
具備 ASIC/FPGA 整合經驗,包括 ARM CPU 架構、AXI/APB 匯流排協定、Clock/Reset 架構,以及 Xilinx FPGA/HAPS 實作。
熟悉以下其中一項領域:
(1) Ethernet 10M/100M/1G 以上 MAC/PHY 設計經驗。
(2) DDR4/DDR5/LPDDR5/HBM 等高速記憶體介面 IP 的設計與實作經驗。
(3) Security(AES、PQC)IP 設計,以及與記憶體介面整合的經驗。
(4) USB/PCIe Host IP 的設計與實作經驗。
具備 SOC DFT 與低功耗實作經驗者尤佳。
Expatriate
No business trip required
Working Hours
Day Shift
Remote Work
On-site
Job Location
新竹
Holiday
Complies with Labor Standards Act
Onboard Day
Based on interview
Number of Vacancies
1 person
Stock and Bonus
None
Experience Required
5-10 years
Education Required
University / Bachelor degree or equivalent
Language Required
Additional Salary Information
固定或變動薪資因個人資歷或績效而異
1.控管工程進度、施工品質及數量檢核,確保符合高科技廠的施工規範及標準 2.五大系統整合,物料管理及成本估算。 3.具備機電系統檢討與修正能力。 4.施工圖整合及釋疑,負責工程界面的溝通協調,確保系統整合無誤。 5.檢討及執行施工計畫。 6.測試與調適:確保系統運作符合設計需求。 7.EHS 管理:熟悉高科技廠內施工的安全管理規範,確保施工現場符合環境與健康安全要求。 8.協助或交辦工項所需之文件、報告、報表等資料。 9. 主管交辦事項 (需自備個人手工具及安全防護用具)...
注意此職位: ⚠️必須提供作品集,請投遞時直接附上哦⚠️ ⚠️通過初審後需要提交試做考題⚠️ 為了讓面試官更清楚瞭解您的專業背景,請於履歷中列出 ☑️項目經歷 ☑️相關的技術應用、使用工具 ☑️職責擔當 讓面試官能更全面的評估您的專業能力與職涯發展潛力 職位任務: ✅依據產品專案需求設計 Web / Mobile 介面、網站基本元素維護設計與動態設計元件。 ✅行銷活動專頁/EDM/Banner 設計或其他相關平面/logo…等相關設計支持。 ✅可獨立作業,擅於與團隊需求溝通,充份確認需求後,進行設計。 ✅其他交辦相關設計事項執行。...